

数字逻辑与数字系统设计

第4章 时序逻辑电路与触发器

计算机系

数字逻辑教学组

第4章 时序逻辑电路与触发器

基本概念

组合逻辑电路：在任意时刻的稳定**输出只与该时刻**组合逻辑电路**输入有关**，**与该时刻以前的输入无关**。

时序逻辑电路：在任意时刻的稳定**输出不仅与该时刻**逻辑电路**输入有关**，而且**还与该时刻**电路的**状态有关**，而该时刻电路的状态又与该时刻以前的输入有关。

时序机：时序逻辑电路的基本理论

第4章 时序逻辑电路与触发器

本章主要内容

1.时序机的概念

2.时序逻辑电路的结构模型

3.时序逻辑电路的状态存储元件锁存器和触发器

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.1 时序机

时序机：也称**有限状态机**（Finite State Machine，**FSM**）
有限自动机

- 实际中抽象出来的**数学模型**
- 用来描述一个**时序系统的操作特性**
- **任何一个时间离散系统**，只要满足时序机的定义，不管是具体的物理机器（如一个时序电路），还是抽象的虚拟“机器”（如一个算法），都可以称作时序机。

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.1 时序机

定义：时序机M是一个时序系统的抽象模型，可以用五个参量来表征：$M=(I,O,Q,N,Z)$，其中：

(1) I：**输入变量**有限集合。

(2) O：**输出变量**有限集合。

(3) Q：**内部状态**有限非空集合。

(4) N：**次态函数**集合，它表示输入及状态到次态的映射，即$I\times Q^n\rightarrow Q^{n+1}$。

(5) Z：**输出函数**集合，它有两种情况：

1）Z是输入和状态的函数，$I\times Q\rightarrow O$，**Mealy型时序机**。

2）Z是状态的函数，$Q\rightarrow O$，**Moore型时序机**。

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.1 时序机

时序机中重要概念：

（1）状态：时序机在特定时刻所记忆的工作状况。对特定的时序系统，时序机每一个状态都有其确切的物理含义。

（2）现态：Q^n，时序机当前所处的状态。


（3）次态：Q^{n+1}，时序机在当前输入和现态作用下，产生的下一个状态。

（4）现态和次态是相对而言的。相对于某一时刻，现态指的是该时刻的状态，次态指的是下一时刻的状态。当时间到达下一时刻，上一时刻的次态就变成了当前时刻的现态。

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.1 时序机



特征：反馈

- 一部分**输出反馈到输入**端成为**状态**变量

数学模型：

- **输入变量**有限集合$I=\{x_1,x_2\ldots,x_n\}$
- **输出变量**有限集合$O=\{Z_1,Z_2\ldots,Z_m\}$
- 内部**状态变量**有限非空集合$Q=\{y_1,y_2\ldots,y_q\}$
- **输出函数**集合$Z=\{Z_i=f_i(x_1,x_2\ldots,x_n,{y_1}^n,{y_2}^n\ldots,{y_q}^n);i=1,..,m\}$
- **次态函数**集合$N=\{{y_j}^{n+1}=g_j(x_1,x_2\ldots,x_n,{y_1}^n,{y_2}^n\ldots,{y_q}^n);j=1,..,q\}$

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.1 时序机

状态图描述法：状态图采用图形的方法描述了时序机的状态以及状态之间的迁移过程和迁移条件

(1) 状态：用带圆圈的符号表示状态。

(2) 状态迁移：用有向边表示现态和次态之间的迁移关系。

(3) 状态迁移条件：在状态迁移的有向边上标注Ik / ZL。

- **在当前状态qi 、输入为Ik的条件下，**
- **状态由现态qi产生次态qj，**
- **并产生对应的输出为ZL。**




图4-2 Mealy型时序机状态图示例




图4-3 Moore型时序机状态图示例

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.1 时序机

状态表描述法：状态表采用表格的方法描述了时序机的状态以及状态之间的迁移过程和迁移条件

表4-1 Mealy型时序机的状态表

现态	次态，输出			
	I_1	I_2	…	I_n
q_1	$N(I_1, q_1), Z(I_1, q_1)$	$N(I_2, q_1), Z(I_2, q_1)$	…	$N(I_n, q_1), Z(I_n, q_1)$
q_2	$N(I_1, q_2), Z(I_1, q_2)$	$N(I_2, q_2), Z(I_2, q_2)$	…	$N(I_n, q_2), Z(I_n, q_2)$
…	…	…	…	…
q_k	$N(I_1, q_k), Z(I_1, q_k)$	$N(I_2, q_n), Z(I_2, q_k)$	…	$N(I_n, q_n), Z(I_n, q_k)$

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.1 时序机

状态表描述法：状态表采用表格的方法描述了时序机的状态以及状态之间的迁移过程和迁移条件

表4-2 Moore型时序机的状态表

现态	次态				输出
	I_1	I_2	…	I_n	Z
q_1	$N(I_1, q_1)$	$N(I_2, q_1)$	…	$N(I_n, q_1)$	$Z(q_1)$
q_2	$N(I_1, q_2)$	$N(I_2, q_2)$	…	$N(I_n, q_2)$	$Z(q_2)$
…	…	…	…	…	…
q_k	$N(I_1, q_k)$	$N(I_2, q_k)$	…	$N(I_n, q_k)$	$Z(q_k)$

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.1 时序机

完全定义时序机：如果一个时序机的**状态表中所有的次态和输出都是确定的值**，则此时序机称为完全定义时序机

不完全定义时序机：如果一个时序机的**状态表中的次态和输出存在不确定的值**，则此时序机称为不完全定义时序机

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.1 时序机

不完全定义时序机示例：一个模6加1、减1计数器，

- **当x＝0时，进行加1计数；当x＝1时，进行减1计数，**
- **加1、减1过程中产生的进位或借位，用输出Z表示。**
- **为了表示六个计数状态000～101，至少需要三个状态位，设用y3、y2和y1来表示。其状态表如表4-3所示。**
- **状态表中存在不确定状态或输出**
- **如果是模8呢？大家思考一下**


表4-3 不完全定义时序机

$y_3^n y_2^n y_1^n$	$y_3^{n+1} y_2^{n+1} y_1^{n+1}$，Z	
	x=0	x=1
000	001,0	101,1
001	010,0	000,0
010	011,0	001,0
011	100,0	010,0
100	101,0	011,0
101	000,1	100,0
110	XXX,X	XXX,X
111	XXX,X	XXX,X

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.2 时序逻辑电路：时序机的电路实现



增加了专门用于记忆电路状态的“存储元件”

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.2 时序逻辑电路



存储元件：一类特殊的逻辑器件，存储元件具有改变、保持电路状态的能力。


- **一个存储元件可以记忆一个状态变量，**
- **当电路有多个状态变量时，则需要多个存储元件。**
- **一个存储元件自身就是一个带反馈的时序逻辑电路**

一个存储元件的状态方程： $y^{n+1} = g(Y, y^n)$，

其中 $Y = \{Y_1, Y_2 \ldots, Y_r\}$，**是存储元件的激励变量集合。**

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路



4.1.2 时序逻辑电路

两种模型：（1）不考虑存储元件

输入变量有限集合$I = \{x_1, x_2 \ldots, x_n\}$

输出变量有限集合$O = \{Z_1, Z_2 \ldots, Z_m\}$

内部状态变量有限非空集合$Q = \{y_1, y_2 \ldots, y_q\}$

输出函数集合$Z = \{Z_i = f_i(x_1, x_2 \ldots, x_n, {y_1}^n, {y_2}^n \ldots, {y_q}^n); i = 1, .., m\}$

次态函数集合$N = \{{y_j}^{n+1} = g_j(x_1, x_2 \ldots, x_n, {y_1}^n, {y_2}^n \ldots, {y_q}^n); j = 1, .., q\}$

（2）考虑存储元件：次态函数集合N**分解成了两部分：**

（4.1）存储元件状态方程集合：$ {y_j}^{n+1} = g_j(Y, {y_j}^n),\ j = 1 \ldots q;$

（4.2）激励函数集合：$\{{Y_k}^{n+1} = h_k(x_1, x_2 \ldots, x_n, {y_1}^n, {y_2}^n \ldots, {y_q}^n),\ k = 1 \ldots p\};$

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.2 时序逻辑电路

分类：

1.按照存储元件类型和工作方式分类：

(1) 同步时序逻辑电路和

(2) 异步时序逻辑电路。

异步时序逻辑电路又按照输入信号类型分类：

1) 脉冲异步时序逻辑电路

2) 电平异步时序逻辑电路

第4章 时序逻辑电路与触发器

4.1 时序机与时序逻辑电路

4.1.2 时序逻辑电路

存储元件：存储元件是用于存储电路状态的关键部件。

- **存储元件一般采用双稳态（Bistable）电路，它有两个稳定状态“0”和“1”，**
- **可以将该元件置成“0”状态来存储一个0，**
- **将元件置成“1”状态来存储一个1，**
- **可以实现一个状态位的存储。**

存储元件类型：


（1）锁存器（Latch）

（2）触发器（Flip-Flop）

第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.1交叉耦合反相器构成的双稳态电路



- 两个反相器U1、U2连在一起，构成了一个**双稳态器件**，
- 电路没有外部输入，但**可以存储二进制状态信息**。

第4章 时序逻辑电路与触发器


4.2 锁存器

4.2.1交叉耦合反相器构成的双稳态电路

工作原理：

（1）假设状态$Q=1$，Q反馈到U1的输入端，使$\bar{Q}=0$，$\bar{Q}$反馈到U2的输入端，又使$Q=1$。这时，电路处于稳定状态：$Q=1$、$\bar{Q}=0$。

（2）假设状态$Q=0$，Q反馈到U1的输入端，使$\bar{Q}=1$，$\bar{Q}$反馈到U2的输入端，又使$Q=0$。这时，电路处于稳定状态：$Q=0$、$\bar{Q}=1$。



结论：


- **Q、$\bar{Q}$总是互反的，**
- **Q既可以保持0，也可以保持1**
- **这是一个双稳态电路**

第4章 时序逻辑电路与触发器


4.2 锁存器

4.2.2基本RS锁存器

- 为了能够修改存储的状态信息，需要引入外部激励输入信号
- 一种可以置1、清0的存储元件就是基本RS锁存器。



- 非门换成与非门
- 增加两个激励输入端R'、S'





第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.2基本RS锁存器

- **基本RS锁存器本身就是一个时序逻辑电路，**
- **符合时序机模型**







第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.2基本RS锁存器

电路元件符号






第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.2基本RS锁存器



工作原理：

- $R'S'=00$：$Q^{n+1}=1$、$\overline{Q^{n+1}}=1$，**不满足状态变量Q、$\bar{Q}$互反的要求；**
- $R'S'=01$：$Q^{n+1}=0$、$\overline{Q^{n+1}}=1$，**具有置0功能；**
- $R'S'=10$：$Q^{n+1}=1$、$\overline{Q^{n+1}}=0$，**具有置1功能；**
- $R'S'=11$：$Q^{n+1}=Q^{n}$、$\overline{Q^{n+1}}=\overline{Q^{n}}$，**具有状态保持功能。**


表4-4 基本RS锁存器真值表

R'	S'	Q^n	Q^{n+1}	$\overline{Q^{n+1}}$
0	0	0	1	1
0	0	1	1	1
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	0

第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.2基本RS锁存器



工作原理：

- 除$R'S'=00$时，不满足锁存器状态原变量、反变量互反要求外，**其他情况则实现了存储元件的基本功能。**
- 如果**禁止**$R'S'=00$，也就是理论上不允许$R'S'=00$，**则可以认为**Q^{n+1}和$\overline{Q^{n+1}}$**总是互反的**，这样的电路就构成了一个**理想的状态存储元件。**


表4-4 基本RS锁存器真值表

R'	S'	Q^n	Q^{n+1}	$\overline{Q^{n+1}}$
0	0	0	1	1
0	0	1	1	1
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	0

第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.2基本RS锁存器



状态方程：

$$Q^{n+1} = \overline{\overline{S'}\,\overline{R'Q^n}} = \overline{S'} + R'Q^n;$$

$$\overline{Q^{n+1}} = \overline{\overline{R'}\,\overline{S'\overline{Q^n}}} = \overline{R'} + S'\overline{Q^n};$$

由于Q^{n+1}与$\overline{Q^{n+1}}$互反，只需记住原变量状态方程


表4-4 基本RS锁存器真值表

R'	S'	Q^n	Q^{n+1}	$\overline{Q^{n+1}}$
0	0	0	1	1
0	0	1	1	1
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	0

第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.2基本RS锁存器



状态表：

表4-5 基本RS锁存器的状态表

Q^n	Q^{n+1}			
	$R'S'=00$	$R'S'=01$	$R'S'=11$	$R'S'=10$
0	X	0	0	1
1	X	0	1	1


- 状态表事实上是次态函数真值表的另一种表示方法
- 状态表更加明显地体现出次态和输出是外部输入（横向排列）和电路现态（纵向排列）共同作用下产生的结果

第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.2基本RS锁存器

禁止输入问题




- 虽然基本RS锁存器实现了存储元件的基本功能，但存在禁止$R'S'=00$的问题，
- 这种禁止输入只是一种**理论上的约定**，实际电路实现时，要避免出现R'、S'同时为0的情况。
- 如果存储元件能够**自动消除R'、S'同时为0的情况**，则这样的电路是比较理想的存储元件。

第4章 时序逻辑电路与触发器


4.2 锁存器

4.2.3门控RS锁存器

- 锁存器**只能在允许的时间内改变状态**。
- 不允许状态变化时，无论激励端如何变化，锁存器都能一直保持状态不变。



- 在基本RS锁存器基础上增加**引导电路**
- 引入**门控端CP**的控制
- 激励端变为**R、S**



第4章 时序逻辑电路与触发器


4.2 锁存器

4.2.3门控RS锁存器

工作原理与状态方程：

（1）$CP=0$时，无论激励端R、S如何变化，基本RS锁存器的输入$R'S'=11$保持不变，锁存器保持现态不变。

（2）$CP=1$时，与非门U3、U4实际变成了非门，即$R'=\bar{R}$，$S'=\bar{S}$，代入基本RS锁存器的状态方程$Q^{n+1}=\overline{S'}+R'Q^n$，即可得到门控RS锁存器的状态方程$Q^{n+1}=S+\bar{R}Q^n$。




第4章 时序逻辑电路与触发器


4.2 锁存器

4.2.3门控RS锁存器

锁存器的状态预置：



- 加入$\overline{R_d}$和$\overline{S_d}$端
- $\overline{R_d}$是锁存器的直接清“0”端
- $\overline{S_d}$是锁存器的直接置“1”端。




第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.3门控RS锁存器

锁存器的状态预置：

- 刚接通电源时**锁存器的初始状态是随机的**，
- **未知的初始状态**可能会导致时序逻辑电路**不可靠工作。**
- 锁存器电路**（也包括其他存储元件）**一般都会增加预置初始状态的输入端，
- 在电路进入正常工作状态以前，用于**预置电路的初始状态**。





第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.3门控RS锁存器

加入预置端的锁存器电路元件符号：






第4章 时序逻辑电路与触发器


4.2 锁存器

4.2.4JK锁存器

- 基本RS锁存器，存在$R'S'=00$的禁止输入问题
- 门控RS锁存器，存在$CP=1$时，$RS=11$的禁止输入问题。
- 如何消除禁止输入？增加反馈



- 以门控RS锁存器为基础
- 将Q和$\bar{Q}$反馈到引导电路U3、U4的输入端
- 把R和S输入端重新命名为K和J





第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.4JK锁存器

电路元件符号





第4章 时序逻辑电路与触发器


4.2 锁存器

4.2.4JK锁存器

工作原理与状态方程：

(1) $CP=0$**时，U3、U4门被封锁，** $R'S'=11$**，无论激励端**J**、**K**如何变化，锁存器状态保持不变。**

(2) $CP=1$**时，** $R'=\overline{KQ^n}$，$S'=\overline{J\overline{Q^n}}$，**代入基本RS锁存器的状态方程**$Q^{n+1}=\overline{S'}+R'Q^n$，**即可得到JK锁存器状态方程：** $Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$。




4.2 锁存器

4.2.4JK锁存器

禁止输入问题的消除：

- $CP=1$**时，** $R'=\overline{KQ^n}$，$S'=\overline{J\overline{Q^n}}$
- **如果** $JK=11$，**则** $R'=\overline{Q^n}$，$S'=Q^n$，R'和S'**总是互反的，**
- **无论何时，不会出现** $R'S'=00$ **的情况**




第4章 时序逻辑电路与触发器


4.2 锁存器

4.2.5 D锁存器

- 基本RS锁存器，存在$R'S'=00$的禁止输入问题
- 门控RS锁存器，存在$CP=1$时，$RS=11$的禁止输入问题。
- 如何消除禁止输入？仍然是增加反馈



- 以门控RS锁存器为基础
- R直接接到了基本RS锁存器的S'端，
- 将S端更名为D端，





第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.5 D锁存器

电路元件符号





第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.5 D锁存器


工作原理与状态方程：

(1) $CP=0$**时，** $R'S'=11$**，D锁存器状态保持不变。**

(2) $CP=1$**时，** $R'=\overline{S'}$**，** $S'=\overline{D}$**，代入基本RS锁存器的状态方程** $Q^{n+1}=\overline{S'}+R'Q^n$**，即可得到D锁存器状态方程：** $Q^{n+1}=D$**。**

禁止输入问题的消除：

- $CP=1$**时，** $S'=\overline{D}$**，** $R'=\overline{S'}=D$
- **无论何时，不会出现** $R'S'=00$**的情况**




第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.6 CMOS传输门构成的D锁存器（选）

CMOS传输门

- **CMOS传输门的功能相当于一个传输信号的开关。**
- **A、B分别为输入、输出信号（实际上可以互换），C、$\bar{C}$为开关的控制信号。**




- **当$C=1$、$\bar{C}=0$时，A、B之间导通；**
- **当$C=0$、$\bar{C}=1$时，A、B之间断开。**


第4章 时序逻辑电路与触发器

4.2 锁存器

4.2.6 CMOS传输门构成的D锁存器（选）



- 在双稳态电路基础上
- 增加两个CMOS传输门
- 外部输入为*D*端，
- 外部控制端为CP




4.2 锁存器

4.2.6 CMOS传输门构成的D锁存器（选）

工作原理与状态方程：

（1）$CP=0$时，U3断开U4导通，U1、U2构成双稳态电路，**保持状态不变**。

（2）$CP=1$时，U3导通U4断开，激励信号D经过U1反相使$\overline{Q}=\overline{D}$，再次经过U2反相使$Q=D$。



不存在禁止输入问题


状态方程： $Q^{n+1}=D$

第4章 时序逻辑电路与触发器

4.3 锁存器的空翻现象与触发器的边沿触发


锁存器的”空翻”现象：锁存器在门控输入端有效期间（CP=1），电路状态Q发生两次或两次以上变化的现象

以D锁存器为例（其他锁存器同理）



D锁存器状态方程：

$Q^{n+1} = D$ **（CP=1）**




第4章 时序逻辑电路与触发器

4.3 锁存器的空翻现象与触发器的边沿触发

产生”空翻”现象原因：

- **CP=1期间，激励输入的变化会产生“空翻”**
- **正常激励输入变化引起的“空翻”，电路允许**
- **激励输入异常干扰引起的“空翻”，会引起电路工作混乱**



第4章 时序逻辑电路与触发器

4.3 锁存器的空翻现象与触发器的边沿触发

消除”空翻”现象方法：边沿触发

边沿触发：只有在时钟信号CP的正边沿（也可以用“上升沿”、0→1、↑表示）或负边沿（也可以用“下降沿”、1→0、↓表示）到达的那个时刻，才使存储元件按照状态方程产生一次变化，其他时间（$CP=0$或$CP=1$期间）都保持原状态不变。

关键点：

- **$CP=0$或$CP=1$期间，保持原状态不变**
- **CP的正边沿（“上升沿”、0→1、↑）或者负边沿（“下降沿”、1→0、↓）**
- **存储元件按照状态方程仅仅产生一次变化**

第4章 时序逻辑电路与触发器

4.3 锁存器的空翻现象与触发器的边沿触发

触发器：边沿触发的存储元件

触发器是对时钟边沿敏感的一类存储元件，每个时钟脉冲只在时钟信号的上升沿或下降沿时刻，使触发器的状态发生一次变化。

触发器分类：

（1）主从触发器

（2）边沿触发器

1）维持阻塞型边沿触发器

2）延迟型边沿触发器

第4章 时序逻辑电路与触发器

4.4 主从触发器

基本原理：

（1）触发器由两个级联的主、从锁存器构成，用同一个时钟信号的原变量信号和反变量信号分别控制主、从锁存器。

（2）时钟高电平时，主锁存器接收激励输入并储存状态，从锁存器保持状态不变。

（3）时钟下降沿时，主锁存器锁定状态不变，并传递到从锁存器作为触发器的输出。

（4）时钟低电平时，主、从锁存器保持状态不变。

第4章 时序逻辑电路与触发器

4.4 主从触发器

基本原理：

（1）触发器由两个级联的**主、从锁存器**构成，用**同一个时钟信号的原变量信号和反变量**信号分别控制主、从锁存器。

（2）时钟**高电平时**，主锁存器接收激励输入并储存状态，从锁存器保持状态不变。

（3）时钟**下降沿时**，主锁存器锁定状态不变，并传递到**从锁存器**作为触发器的输出。

（4）时钟**低电平时**，主、从锁存器保持状态不变。


类型：


- 负边沿触发的主从RS触发器、
- 负边沿触发的主从JK触发器
- 负边沿触发的主从D触发器


第4章 时序逻辑电路与触发器

4.4 主从触发器

4.4.1 主从RS触发器（工作原理自行分析）









注意：时钟端$CLK(CP)$增加了时钟边沿触发符号“^”与负边沿触发的“圆圈”符号

第4章 时序逻辑电路与触发器

4.4 主从触发器

4.4.3 主从D触发器（工作原理自行分析）







注意：时钟端$CLK(CP)$增加了时钟边沿触发符号“^”与负边沿触发的“圆圈”符号

第4章 时序逻辑电路与触发器

4.4 主从触发器

4.4.2 主从JK触发器（同时增加反馈）





注意： 时钟端$CLK(CP)$增加了**时钟边沿触发符号“^”**与**负边沿触发的“圆圈”符号**

第4章 时序逻辑电路与触发器

4.4 主从触发器


4.4.2 主从JK触发器

工作原理：

(1) $CP = 1$**时，主锁存器工作**

- **主锁存器状态方程：** $Q'^{n+1} = S + \bar{R}Q'^{n}$，
- **由于：** $S = J\overline{Q^n}$、$R = KQ^n$，
- **则：** $Q'^{n+1} = J\overline{Q^n} + \overline{KQ^n}Q'^{n}$；

- **同时，** $CP' = 0$，**从锁存器保持现态不变。**



第4章 时序逻辑电路与触发器

4.4 主从触发器


4.4.2 主从JK触发器

工作原理：

(2) $CP=1\rightarrow 0$**的下降沿时刻，**

- **主锁存器封锁**J**、**K**输入的变化；**
- **同时，**$CP'=0\rightarrow 1$**，从锁存器工作一次**
  - **从锁存器：** $Q^{n+1}=S+\bar{R}Q^n$，
  - **由于**$S=Q'$，$R=\overline{Q'}$，**因此**$Q^{n+1}=Q'$，
- **从锁存器在这一时刻只起到状态传递作用。**
- **因此**$Q'^{n+1}=J\overline{Q'^n}+\overline{KQ'^n}Q'^n=J\overline{Q'^n}+\bar{K}Q'^n$，
- **传递到触发器输出即为触发器状态方程**

$$Q^{n+1}=J\overline{Q^n}+\bar{K}Q^n$$



第4章 时序逻辑电路与触发器

4.4 主从触发器

4.4.2 主从JK触发器


工作原理：

(3) $CP=0$时，

- 主锁存器保持现态Q'不变，不再接受激励端J、K的任何变化；
- 同时，$CP'=1$，从锁存器由于输入端Q'、$\overline{Q}'$不变，触发器的状态输出Q也保持不变。

(4) 在$CP=0\rightarrow 1$的上升沿时刻，

- 主锁存器按状态方程$Q'^{n+1}=J\overline{Q^n}+\overline{KQ^n}Q'^n$工作；
- 同时，$CP'=1\rightarrow 0$，从锁存器仍保持现态不变。




4.4 主从触发器

4.4.2 主从JK触发器

工作原理结论：

- 触发器**只在**$CP = 1 \to 0$**的下降沿时刻**状态发生变化，
- 状态方程为$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$




第4章 时序逻辑电路与触发器

4.4 主从触发器

4.4.2 主从JK触发器

一次翻转问题：在$CP=1$期间，不论输入信号J、K变化多少次，主锁存器状态能且仅能翻转一次。

- **由于与门U4、U5分别引入了状态变量的原变量Q和反变量$\bar{Q}$，**
- **在$CP=1$期间，U4、U5在同一时刻只有一个打开，另一个处于关闭状态**




第4章 时序逻辑电路与触发器

4.4 主从触发器

4.4.2 主从JK触发器

一次翻转问题：在$CP=1$期间，不论输入信号J、K变化多少次，主锁存器状态能且仅能翻转一次。




- **主锁存器：$Q'^{n+1}=J\overline{Q^n}+\overline{KQ^n}Q'^n$**
- **当触发器状态$Q=0$时，$\bar{Q}=1$，**
  - **主锁存器状态方程变为$Q'^{n+1}=J+Q'^n$，**
- **$CP=1$时主锁存器只能接收J端的变化。**
- **一旦J端为1，则$Q'=1$，**
- **在此之后，J、K端的任何变化不会对主锁存器的状态产生任何影响**

第4章 时序逻辑电路与触发器

4.4 主从触发器

4.4.2 主从JK触发器

一次翻转问题：在$CP=1$期间，不论输入信号J、K变化多少次，主锁存器状态能且仅能翻转一次。




- **主锁存器：$Q'^{n+1}=J\overline{Q^n}+\overline{KQ^n}Q'^n$**
- **当触发器状态$Q=1$时，$\bar{Q}=0$，**
  - **主锁存器状态方程变为$Q'^{n+1}=\bar{K}Q'^n$，**
- **$CP=1$时主锁存器只能接收K端的变化**
- **一旦K端为1，则$Q'=0$，**
- **在此之后，J、K端的任何变化不会对主锁存器的状态产生任何影响**


第4章 时序逻辑电路与触发器

4.4 主从触发器

4.4.2 主从JK触发器

一次翻转问题：在$CP=1$期间，不论输入信号J、K变化多少次，主锁存器状态能且仅能翻转一次。






4.4 主从触发器

4.4.2 主从JK触发器

一次翻转问题产生的问题：


- 在$CP=1$期间，**主锁存器状态只可能发生一次翻转，**
- **时钟下降沿时刻传递到触发器的状态很可能不是该时刻激励输入J、K产生的结果。**
- **主从JK触发器的一次翻转现象，降低了它的抗干扰能力，限制了它的应用。**




第4章 时序逻辑电路与触发器

4.5 边沿触发器

4.5.1正边沿触发的维阻型D触发器




- 以D锁存器为基础
- 增加与非门U5与U6组成的**引导电路**。




第4章 时序逻辑电路与触发器

4.5 边沿触发器

4.5.1正边沿触发的维阻型D触发器





注意：时钟端$CLK(CP)$增加了时钟边沿触发符号“^”，正边沿触发没有“圆圈”符号

第4章 时序逻辑电路与触发器

4.5 边沿触发器

4.5.1正边沿触发的维阻型D触发器


工作原理：

(1) $CP=0$时，

◆ U3、U4门被封锁，基本RS锁存器的输入端 $R'S'=11$ ，D触发器状态保持不变。

◆ 同时，$R'=1$，$S'=1$反馈到U5，U6输入端，使U5，U6与非门打开，输入信号D通过两个与非门，使U5的输出端 $D'=\overline{D}$，U6的输出端$D''=D$，

◆ D'、D''会随D的变化而变化。



第4章 时序逻辑电路与触发器


4.5 边沿触发器

4.5.1正边沿触发的维阻型D触发器

工作原理：

(2) 在$CP=0\rightarrow 1$的上升沿时刻，

- **D锁存器按照状态方程$Q^{n+1}=D''$工作**
- **将该时刻的激励输入信号D的值，通过D'、D''传送至状态输出端Q。**



第4章 时序逻辑电路与触发器


4.5 边沿触发器

4.5.1正边沿触发的维阻型D触发器

工作原理：

（3）$CP=1$时，触发器在维持阻塞线控制下，不再接受D的变化而保持现态不变。

维持阻塞线：图中的1、2、3、4线



第4章 时序逻辑电路与触发器

4.5 边沿触发器


4.5.1正边沿触发的维阻型D触发器

工作原理：

(3) $CP=1$**时，**

- **如果**$D=1$**，则**$D'=0$，$D''=1$**，进而使**$S'=0$，$R'=1$**，触发器状态**$Q=1$**。**
- $S'=0$**通过导线1反馈到U6的输入端，封锁U6的**D'**输入端，使**D''**保持1，这时，**D**的任何变化不会再影响到**S'**，故称导线1为置1维持线；**
- **同时，**$S'=0$**通过导线2封锁U3的其他输入，使**$R'=1$**，故称导线2为置0阻塞线**

- **通过导线1和导线2的反馈，触发器不再接受**D**的任何变化，状态**Q**保持在**$CP=0\rightarrow 1$**那个时刻的状态1。**



第4章 时序逻辑电路与触发器

4.5 边沿触发器


4.5.1正边沿触发的维阻型D触发器

工作原理：

(3) $CP = 1$**时，**

- **如果**$D = 0$**，则**$D' = 1$，$D'' = 0$**，进而使**$S' = 1$，$R' = 0$**，触发器状态**$Q = 0$**。**
- $R' = 0$**通过导线3反馈到U5的输入端，封锁U5的**D**输入端，这时，**D**的任何变化也不会再影响到触发器状态**Q**，故称导线3为置0维持线；**
- **同时，由于**$D' = 1$**，通过导线4将**$D' = 1$**反馈到U6输入端，使** $D'' = 0$ **，故称导线4为置1阻塞线。**

- **通过导线3和导线4的反馈，使触发器不再接受**D**的任何变化，使状态**Q**保持在**$CP = 0 \to 1$**那个时刻的状态0。**



第4章 时序逻辑电路与触发器

4.5 边沿触发器

4.5.1正边沿触发的维阻型D触发器

工作原理：

(4) 在$CP=1\to0$时刻，


- $R'=1$，$S'=1$，**D触发器保持状态不变，**
- **同时开始接受激励端D的输入。**

结论：

- **正边沿触发的D触发器只有在$CP=0\to1$的上升沿时刻，才将激励端D的输入信号传递到状态输出Q，其他时间触发器都保持状态不变。**

- **正边沿触发的维持阻塞型D触发器状态方程为** $Q^{n+1}=D$

注意： 后文所述的D触发器均指正边沿触发的维持阻塞型D触发器。



第4章 时序逻辑电路与触发器

4.5 边沿触发器

4.5.1正边沿触发的维阻型D触发器


状态方程、状态表与状态图：

- 触发器的**每次状态变化**，都是由于**一个时钟边沿**到达引起的
- 触发器的**每次状态变化**，都是按照状态方程变化的
- **状态表与状态图，以及状态方程**是时序电路逻辑关系的不同表示形式
- 状态表与状态图，以及状态方程**是等价的**

$$Q^{n+1} = D$$

表4-6 D触发器状态表

Q^n	Q^{n+1}	
	$D=0$	$D=1$
0	0	1
1	0	1



第4章 时序逻辑电路与触发器

4.5 边沿触发器

4.5.1正边沿触发的维阻型D触发器


时序图：是电路的时间序列表示

（1）状态变化只发生在$CP=0\rightarrow1$的上升沿时刻。

（2）CP的每个上升沿之前的状态为现态Q^n，上升沿之后的状态为次态Q^{n+1}。

（3）在CP的每个上升沿时刻，次态Q^{n+1}由激励端D决定。

（4）要把状态表的每一种情况都表示出来。




第4章 时序逻辑电路与触发器

4.5 边沿触发器


4.5.1正边沿触发的维阻型D触发器

D锁存器与D触发器的时序图对比：

D锁存器



D触发器



第4章 时序逻辑电路与触发器

4.5 边沿触发器

4.5.1正边沿触发的维阻型D触发器

状态方程、状态表、状态图、时序图：是对触发器的正向描述

- 将触发器的现态和激励信号作为输入
- 描述其产生相应次态和输出的内在逻辑

激励表：是对触发器的逆向描述

- 将现态Q^n和次态Q^{n+1}作为输入
- 触发器激励信号作为输出函数

- 要想得到什么样的状态变化，应该给什么样的激励信号

表4-7 D触发器激励表

Q^n	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1


第4章 时序逻辑电路与触发器

4.5 边沿触发器

4.5.2负边沿触发的延迟型JK触发器

1. 与或非门构成的RS锁存器

工作原理：



根据电路图，容易得到如下表达式：

$$Q^{n+1} = \overline{S'\overline{Q^n} + CP\overline{Q^n}} = \overline{(CP + S')\overline{Q^n}}$$


$$\overline{Q^{n+1}} = \overline{R'Q^n + CPQ^n} = \overline{(CP + R')Q^n}$$

4.5 边沿触发器

4.5.2负边沿触发的延迟型JK触发器

1. 与或非门构成的RS锁存器

工作原理：



由于Q^n和$\overline{Q^n}$相互反馈，分别将上式中的Q^{n+1}和$\overline{Q^{n+1}}$当作对方的Q^n和$\overline{Q^n}$互相代入可得：

$$Q^{n+1}=\overline{(CP+S')\overline{(CP+R')Q^n}};$$

$$\overline{Q^{n+1}}=\overline{(CP+R')\overline{(CP+S')\overline{Q^n}}}。$$

第4章 时序逻辑电路与触发器

4.5 边沿触发器


4.5.2负边沿触发的延迟型JK触发器

1. 与或非门构成的RS锁存器

工作原理：

$$Q^{n+1}=\overline{(CP+S')\overline{(CP+R')Q^n}};$$

$$\overline{Q^{n+1}}=\overline{(CP+R')\overline{(CP+S')\overline{Q^n}}}。$$



化简

$$Q^{n+1}=\overline{CP}(\overline{S'}+R'Q^n)+CPQ^n$$

$$\overline{Q^{n+1}}=\overline{CP}(\overline{R'}+S'\overline{Q^n})+CP\overline{Q^n}$$

分析


(1) $CP=1$**时，** $Q^{n+1}=Q^n$；$\overline{Q^{n+1}}=\overline{Q^n}$；

(2) $CP=0$**时，** $Q^{n+1}=\overline{S'}+R'Q^n$；$\overline{Q^{n+1}}=\overline{R'}+S'\overline{Q^n}$

4.5 边沿触发器

4.5.2负边沿触发的延迟型JK触发器

1. 与或非门构成的RS锁存器



工作原理：

结论

(1) $CP=1$**时，保持状态不变。**

(2) $CP=0$**时，按照状态方程**$Q^{n+1}=\overline{S'}+R'Q^n$**工作，**


(3) 该锁存器也存在$R'S'=00$**的禁止输入问题。**

第4章 时序逻辑电路与触发器


4.5 边沿触发器


4.5.2负边沿触发的延迟型JK触发器

2. 负边沿触发的延迟型JK触发器



- 在锁存器的输入端加入**引导电路**，
- 并引入状态变量的**反馈**





第4章 时序逻辑电路与触发器

4.5 边沿触发器


4.5.2负边沿触发的延迟型JK触发器

2. 负边沿触发的延迟型JK触发器

工作原理：

(1) $CP = 0$时，

- 引导电路U3、U4被封锁使$R'S' = 11$；
- 触发器状态**保持现态不变**。



第4章 时序逻辑电路与触发器

4.5 边沿触发器


4.5.2负边沿触发的延迟型JK触发器

2. 负边沿触发的延迟型JK触发器

工作原理：

(2) 在$CP=0\rightarrow1$时刻，

- **首先，RS锁存器按照状态方程$Q^{n+1}=Q^n$使触发器保持现态；**
- **同时，引导电路U3、U4被打开，接受激励输入端J、K的变化。**
- **由于U3、U4存在门延迟，当R'和S'产生有效输出时，门控RS锁存器已不接受R'和S'的任何变化。**



4.5 边沿触发器


4.5.2负边沿触发的延迟型JK触发器

2. 负边沿触发的延迟型JK触发器

工作原理：

(3) $CP=1$时，

- 锁存器**保持现态**；
- 引导电路按照函数$R'=\overline{KQ^n}$，$S'=\overline{J\overline{Q^n}}$**接受激励输入端**$J$、$K$**的变化**。



4.5 边沿触发器


4.5.2负边沿触发的延迟型JK触发器

2. 负边沿触发的延迟型JK触发器

工作原理：

(4) 在$CP=1\rightarrow 0$时刻，

- **首先，引导电路U3、U4被封锁，由于引导电路存在门延迟，$R'=\overline{KQ^n}$，$S'=\overline{J\overline{Q^n}}$仍会保持一段时间；**
- **同时，门控RS锁存器开始按照状态方程$Q^{n+1}=\overline{S'}+R'Q^n$工作，在该时刻$R'=\overline{KQ^n}$，$S'=\overline{J\overline{Q^n}}$，因此，触发器按照状态方程$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$改变状态。**
- **当引导电路U3、U4门延迟结束时，$R'S'=11$，触发器将保持最后状态不变。**
- **然后进入$CP=0$的状态保持阶段。**



第4章 时序逻辑电路与触发器

4.5 边沿触发器

4.5.2负边沿触发的延迟型JK触发器

2. 负边沿触发的延迟型JK触发器


工作原理：

结论

- **负边沿触发的延迟型JK触发器在时钟负边沿时刻的状态方程为** $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$ **，**
- **该触发器消除了主从触发器的“一次翻转”问题**
- **消除了** $R'S' = 00$ **的禁止输入问题**

注意：

- **目前的大多集成JK触发器使用了这种结构**
- **后文所述JK触发器均指这种触发器。**



4.5 边沿触发器


4.5.2负边沿触发的延迟型JK触发器


2. 负边沿触发的延迟型JK触发器

状态表与状态图： $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$

表4-8 JK触发器状态表

Q^n	Q^{n+1}			
	JK = 00	JK = 01	JK = 11	JK = 10
0	0	0	1	1
1	1	0	0	1






4.5 边沿触发器


4.5.2负边沿触发的延迟型JK触发器

2. 负边沿触发的延迟型JK触发器

时序图：

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$





第4章 时序逻辑电路与触发器

4.5 边沿触发器

4. 5.2负边沿触发的延迟型JK触发器

2. 负边沿触发的延迟型JK触发器

激励表：是对触发器的逆向描述

- 将现态Q^n和次态Q^{n+1}作为输入，
- 触发器激励信号作为输出函数

- 要想得到什么样的状态变化，应该给什么样的激励信号




表4-9 JK触发器激励表

Q^n	Q^{n+1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

第4章 时序逻辑电路与触发器

4.6 T触发器

- 也称为**翻转触发器**，可以对信号线上的**脉冲进行计数**。
- 在设计**计数器电路**时会经常使用。

功能：激励端为T

- 当$T=0$时，触发器**保持现态**；
- 当$T=1$时，时钟的边沿到达时，触发器的**状态总是发生翻转**。

状态方程： $Q^{n+1}=T\oplus Q^n$

- 当$T=0$时，$Q^{n+1}=Q^n$，触发器**保持现态**；
- 当$T=1$时，$Q^{n+1}=\overline{Q^n}$，触发器**状态总是发生翻转**。

实现：

- 可以用现有的各种集成触发器器件实现。
- 实现方法就是**布尔函数的变换过程**。

第4章 时序逻辑电路与触发器

4.6 T触发器

1. 用D触发器实现T触发器


布尔函数的变换过程：

T触发器的状态方程为： $Q^{n+1} = T \oplus Q^n$

D触发器的状态方程为： $Q^{n+1} = D$

- **用D触发器实现T触发器，需要将T、Q^n作为输入，产生D触发器的激励信号D**
- **因此：** $D = T \oplus Q^n$

- **正边沿触发的T触发器电路如右图**



第4章 时序逻辑电路与触发器

4.6 T触发器


2. 用JK触发器实现T触发器

布尔函数的变换过程：

T触发器： $Q^{n+1} = T \oplus Q^n = T\overline{Q^n} + \bar{T}Q^n$

JK触发器： $Q^{n+1} = J\overline{Q^n} + \bar{K}Q^n$

- **用JK触发器实现T触发器，需要将T、Q^n作为输入，产生JK触发器的激励信号J、K**
- **因此：** $J = K = T$
- **负边沿触发的T触发器电路如右图**




4.6 T触发器

状态表与状态图： $Q^{n+1} = T \oplus Q^n$

表4-10 T触发器状态表

Q^n	Q^{n+1}	
	$T=0$	$T=1$
0	0	1
1	1	0




4.6 T触发器

激励表： $Q^{n+1} = T \oplus Q^n$

表4-11 T触发器激励表

Q^n	Q^{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0



第4章 时序逻辑电路与触发器

4.7 集成触发器

- TTL和CMOS两大类
- 集成锁存器和触发器器件
- 是前述各种锁存器和触发器电路的封装和集成

- 学会查手册、了解器件使用方法
- 应用器件时，要了解：
  - 管脚排列
  - 原理图
  - 功能表

第4章 时序逻辑电路与触发器

4.7 集成触发器

4.7.1 集成RS锁存器

常用集成RS锁存器：

- **TTL的74xx279、**
- **CMOS的CD4043、CD4044**

第4章 时序逻辑电路与触发器

4.7 集成触发器

4.7.1 集成RS锁存器


TTL的74xx279：四-RS锁存器

习惯：


- 在一副**电路原理图**中，使用多个集成电路器件，就要**对每个集成电路器件进行顺序编号**，以利于电路元件的区分和查错
- 例如**U1、U2、……**
- 在一个**集成电路器件**中，如果包含多个功能相同、相互独立的电路模块，也往往需要对每个电路模块的原理图符号进行顺序编号，
- 如**U1A、U1B、……**

管脚排列

(TOP VIEW)



原理图符号



4.7 集成触发器

4.7.1 集成RS锁存器

TTL的74xx279： 四-RS锁存器


功能表

表4-12 RS锁存器74xx279功能表


$S'=S'_1S'_2$	R'	Q
H	H	不变
L	H	H
H	L	L
L	L	不稳定

管脚排列

(TOP VIEW)



原理图符号



第4章 时序逻辑电路与触发器


4.7 集成触发器

4.7.2 集成D锁存器

TTL的四D锁存器74xx75、
CMOS四D锁存器CD4042

TTL的74xx75： 四-D锁存器

管脚排列




功能表

表4-13 D锁存器74xx75功能表

D	C（EN）	Q	$\bar{Q}$
H	H	H	L
L	H	L	H
X	L	Q_0	$\overline{Q_0}$

原理图符号



第4章 时序逻辑电路与触发器

4.7 集成触发器

4.7.3 集成JK触发器

TTL:

- **与输入JK触发器74xx72、**
- **双JK触发器74xx73、**
- **双JK触发器74xx76、**
- **双JK触发器74xx109（正边沿触发）、**
- **双JK触发器74xx112**

CMOS:

- **双JK触发器CD4027、**
- **与输入JK触发器CD4095、CD4096**


第4章 时序逻辑电路与触发器

4.7 集成触发器

4.7.3 集成JK触发器

TTL的双JK触发器74xx112

管脚排列




功能表

表4-14 JK触发器74xx112功能表

$\overline{PR}$	$\overline{CLR}$	CLK	J	K	Q	$\overline{Q}$
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	不稳定	不稳定
H	H	↓	L	L	不变	不变
H	H	↓	H	L	H	L
H	H	↓	L	H	L	H
H	H	↓	H	H	翻转	翻转
H	H	H	X	X	不变	不变

原理图符号



4.7 集成触发器

4.7.4 集成D触发器

TTL:

- **双D触发器74xx74**

CMOS:


- **双D正沿触发器CD4013**

4.7 集成触发器

4.7.4 集成D触发器

TTL的双D触发器74xx74

管脚排列




功能表

表4-15 D触发器74xx74功能表

$\overline{PR}$	$\overline{CLR}$	CLK	D	Q	$\overline{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	不稳定	不稳定
H	H	↑	L	L	H
H	H	↑	H	H	L
H	H	H	X	不变	不变

原理图符号




第4章 时序逻辑电路与触发器

4.7 集成触发器


4.7.4 集成D触发器

CMOS的双D正沿触发器CD4013

管脚排列



原理图符号



触发器状态方程、状态表、状态图、激励表

RS触发器
状态方程： $Q^{n+1} = S + \bar{R}Q^n$

表4-4　RS触发器状态表

Q^n	Q^{n+1}			
	RS=00	RS=01	RS=11	RS=10
0	0	1	X	0
1	1	1	X	0




表4-5　RS触发器激励表

Q^n	Q^{n+1}	R	S
0	0	X	0
0	1	0	1
1	0	1	0
1	1	0	X

D触发器
状态方程： $Q^{n+1} = D$

表4-6　D触发器状态表

Q^n	Q^{n+1}	
	$D=0$	$D=1$
0	0	1
1	0	1




表4-7　D触发器激励表

Q^n	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

触发器状态方程、状态表、状态图、激励表

JK触发器

状态方程： $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$

表4-8　JK触发器状态表

Q^n	Q^{n+1}			
	JK = 00	JK = 01	JK = 11	JK = 10
0	0	0	1	1
1	1	0	0	1




表4-9　JK触发器激励表

Q^n	Q^{n+1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

T触发器

状态方程： $Q^{n+1} = T \oplus Q^n$

表4-10　T触发器状态表

Q^n	Q^{n+1}	
	$T = 0$	$T = 1$
0	0	1
1	1	0




表4-11　T触发器激励表

Q^n	Q^{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0

第4章 时序逻辑电路与触发器

本章小结与教学要求

1. 时序机：是时序逻辑电路的理论基础
2. 时序逻辑电路：是时序机的电路实现
3. 存储元件：是时序逻辑电路的状态记忆元件

3.1 锁存器：是电平敏感存储元件

基本RS、门控RS、JK、D锁存器

3.2 空翻现象：是锁存器的特性

3.3 触发器：是脉冲边沿敏感存储元件

主从触发器：

主从JK、主从RS<了解>、主从D触发器

边沿触发器：

维阻型D、延迟型JK<了解>、T触发器，变换方法

3.4 集成触发器：是标准封装集成电路元件<了解>

双JK触发器74XX112、双D触发器74XX74